我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:港台神算 > 读写控制电路 >

SRAM数字电路时序图分析

归档日期:07-21       文本归类:读写控制电路      文章编辑:爱尚语录

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  展开全部数字电路的输入信号脉宽都有最小时间限制,信号电平稳定后的持续时间就是脉宽,芯片内部有许多逻辑单元,有些单元的输入信号与芯片外的输入信号隔着好几个逻辑门,传输需要时间,而且内部电路的逻辑关系是互相牵制的,所以需要足够的时间完成反馈、锁存等功能。时间不足会引起逻辑错误。

  参数是芯片厂家测试的结果,数据手册里有说明。追问大师,再次感谢你能解答我的疑惑。

  我感觉,由于SRAM里面存储单元是锁存器,对于Din输入(tDW、tDH),符合你说的情况(需要足够的时间完成反馈、锁存等功能)。

  但为何CS与WE也要得到保证呢?毕竟这些信号是连到锁存器的C输入的吧。追答即便是简单的逻辑门也有脉宽限制的,剖析到三极管的层面,三极管的极间电容、内部线路的分布电容等因素,都会消耗输入信号的能量,只有足够的脉宽才可以完成电平的转换。

本文链接:http://kandk-towing.com/duxiekongzhidianlu/915.html